## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平10-326489

(43)公開日 平成10年(1998)12月8日


識別記号	ΡΙ	
409	G11C 11/34 354P	
413	J	
407	3 6 2 S	
H 0 3 K 19/0185	H 0 3 K 19/00 1 0 1 B	
	審査請求 未請求 請求項の数13 OL (全	20 頁)
<b>特顧平</b> 9-135127	(71)出顧人 000008013 三菱電機株式会社	
(22)出顧日 平成9年(1997)5月26日	東京都千代田区丸の内二丁目 2番 3	身
	(72)発明者 池谷 正之 兵庫県伊丹市获野1丁目132番地 月 機株式会社内	王電
	(72)発明者 大林 茂樹 東京都千代田区丸の内二丁目2番3・ 菱電機株式会社内	号 三
	(74)代理人 弁理士 深見 久郎 (外3名)	
	,	
	409 413 407 0185 <b>特質平</b> 9-1351 <i>2</i> 7	G 1 1 C 11/34 3 5 4 P   413

### (54) 【発明の名称】 半導体集積回路装置

## (57)【要約】

【課題】 システム電源電圧などの動作環境が変化しても正確なタイミングで信号を出力することのできる入出力回路を提供する。

【解決手段】 内部信号出力ノード(E)に内部信号 (INT)を出力するレベル変換段最終段において、択一的に導通状態とされるMOSトランジスタ(20d,20f)を電流源トランジスタとして設ける。これらの追加のMOSトランジスタ(20d,20f)をたとえばボンディングパッド(22)の電圧レベルにより選択的に導通状態とする。内部ノード(E)への充放電電流量を調整することができ、応じて内部信号(INT)の立上がり時間および立下がり時間を常に等しくすることができる。



### 【特許請求の範囲】

【請求項1】 与えられた信号に所定の処理を行なって 前記与えられた信号に対応する信号をノード上に出力す る信号処理回路、および前記信号処理回路に結合され、 前記ノード上の信号の電位変化速度をプログラマブルに 調整するための調整回路を備える、半導体集積回路装 置。

【請求項2】 前記信号処理回路は、

第1の電源電圧を一方動作電源電圧として動作し、前記 与えられた信号をバッファ処理する入力段と、

第2の電源電圧を一方動作電源電圧として動作し、前記 入力段から与えられた信号のレベル変換を行なって前記 ノード上に出力するレベル変換段とを含み、

### 前記調整回路は、

前記レベル変換段の前記ノードの電流駆動量をプログラマブルに調整する回路素子を含む、請求項1記載の半導体集積回路装置。

【請求項3】 前記レベル変換段は、

第1の内部ノードと前記ノードとの間に結合される第1 導電型の第1の絶縁ゲート型電界効果トランジスタと、 第2の内部ノードと前記ノードとの間に結合される第2 導電型の第2の絶縁ゲート型電界効果トランジスタとを 含み、

前記回路素子は、

前記第1の電源電圧の電圧レベルに応じて、前記第1の 内部ノードおよび前記第2の内部ノードそれぞれの電流 量をプログラマブルに設定する、請求項2記載の半導体 集積回路装置。

【請求項4】 前記回路素子は、

前記第2の電源電圧を供給する第1の電源ノードと前記 30 第1の内部ノードとの間に結合される第1の電流供給素 子と、

前記第2の内部ノードと第3の電源電圧を供給する第2の電源ノードとの間に結合される第2の電流供給素子と、

前記第1の電源ノードと前記第1の内部ノードとの間に 接続可能に配置され、導通時前記第1の電源ノードと前 記第1の内部ノードとの間に電流が流れる経路を形成す る第1のプログラマブル素子と、

前記第2の電源ノードと前記第2の内部ノードとの間に 40 積回路装置。 接続可能に配置され、導通時前記第2の電源ノードと前 記第2の内部ノードとの間に電流経路を形成する第2の タフェースを プログラマブル素子とを備え、 前記調整回路

前記第1および第2のプログラマブル素子が前記第1の 電源電圧のレベルに応じて択一的に非導通状態とされ る、請求項3記載の半導体集積回路装置。

【請求項5】 前記第1のプログラマブル素子は、前記第1の電源ノードと前記第2の内部ノードとの間に結合されかつそのゲートに所定の電圧を受ける第1導電型の絶縁ゲート型電界効果トランジスタを備え、

前記第2のプログラマブル素子は、前記第2の電源ノードと前記第2の内部ノードとの間に結合され、かつそのゲートに前記所定の電圧を受ける第2尊電型の絶縁ゲート型電界効果トランジスタを備え、

2

前記所定の電圧が前記第1の電源電圧のレベルに応じて その電圧レベルが設定される、請求項4記載の半導体集 積回路装置。

【請求項6】 前記第1のプログラマブル素子は、

前記第1の電源ノードと前記第1の内部ノードとの間に 10 結合され、そのゲートが前記第1の絶縁ゲート型電界効 果トランジスタのゲートおよび前記第1の電源ノードに 択一的に結合される第1導電型の第3の絶縁ゲート型電 界効果トランジスタを備え、

前記第2のプログラマブル素子は、前記第2の電源ノードと前記第2の内部ノードとの間に結合され、そのゲートが前記第2の絶縁ゲート型電界効果トランジスタのゲートおよび前記第2の電源ノードに択一的に結合される第2導電型の第4の絶縁ゲート型電界効果トランジスタを備え、

20 前記第3および第4の絶縁ゲート型電界効果トランジス 夕は、それぞれのゲートが前記第1の電源ノードおよび 前記第2の電源ノードに結合されるとき非導通状態とな る、請求項4記載の半導体集積回路装置。

【請求項7】 前記第1のプログラマブル素子は、

第1尊電型の第3の絶縁ゲート型電界効果トランジスタと

前記第3の絶縁ゲート型電界効果トランジスタと直列に 結合され、尊通時前記第1の電源ノードと前記第1の内 部ノードとの間に前記第3の絶縁ゲート型電界効果トラ ンジスタを介して電流が流れる経路を形成する溶断可能 な第1のリンク素子を備え、

前記第2のプログラマブル素子は、

第2導電型の第4の絶縁ゲート型電界効果トランジスタ <sub>ト</sub>

前記第4の絶縁ゲート型電界効果トランジスタと直列に 結合され、導通時前記第2の電源ノードと前記第2の内 部ノードとの間に前記第4の絶縁ゲート型電界効果トラ ンジスタを介して電流が流れる経路を形成する溶断可能 な第2のリンク素子を備える、請求項4記載の半導体集 精回数差置

【請求項8】 前記信号処理回路は、装置外部とのイン タフェースをとるインタフェース段を含み、

前記調整回路は、前記インタフェース段の動作電源電圧 のレベルに応じて前記電位変化速度をプログラマブルに 調整する、請求項1記載の半導体集積回路装置。

【請求項9】 前記信号処理回路は、装置外部から与えられる信号をバッファ処理して内部信号を生成する入力回路である、請求項1記載の半導体集積回路装置。

【請求項10】 前記信号処理回路は、前記与えられた 50 信号をバッファ処理して前記ノードを介して外部へ出力

する出力段を含み、

#### 前記出力段は、

前記与えられた信号に従って前記ノードを第1の電源電 圧レベルへ駆動するための第1導電型の第1の絶縁ゲー ト型電界効果トランジスタと、

前記与えられた信号に従って前記1の絶縁ゲート型電界効果トランジスタと相補的に導通し、前記ノードを第2の電源電圧レベルへ駆動するための第2の絶縁ゲート型電界効果トランジスタとを備え、

#### 前記調整回路は、

前記ノードに結合され、前記与えられた信号に従って前 記第1の電源電圧レベルへ前記ノードを駆動するための 第3の絶縁ゲート型電界効果トランジスタと、

前記ノードに結合され、前記与えられた信号に従って前 記第2の電源電圧レベルへ前記ノードを駆動するための 第4の絶縁ゲート型電界効果トランジスタと、

前記第3および第4の絶縁ゲート型電界効果トランジス タをともに前記与えられた信号に応答して動作する状態 かまたは常時非導通状態に設定するためのプログラム手 段とを備える、請求項1記載の半導体集積回路装置。

【請求項11】 前記出力段は、さらに、前記与えられた信号に従って前記第1の絶縁ゲート型電界効果トランジスタと同相で導通し、前記ノードを前記第1の電源電圧レベルへ駆動するための第5の絶縁ゲート型電界効果トランジスタを含み、

## 前記調整回路はさらに、

前記第1の絶縁ゲート型電界効果トランジスタと同一の 導電型を有しかつ前記プログラム手段により動作可能/ 不能状態が択一的に設定され、前記与えられた信号に従って前記ノードを前記第1の電源電圧レベルへ駆動する 30 ための第6の絶縁ゲート型電界効果トランジスタを備える、請求項10記載の半導体集積回路装置。

#### 【請求項12】 前記信号処理回路は、

前記与えられた信号としてのメモリセルから読出された データを装置外部へ出力するための出力バッファであ る、請求項1記載の半導体集積回路装置。

【請求項13】 前記半導体集積回路装置は、クロック 信号に同期して外部信号の取込みおよびデータの入出力 を行なう同期型半導体記憶装置である、請求項1から1 2のいずれかに記載の半導体集積回路装置。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、一般に、半導体 集積回路装置に関し、特にこの半導体集積回路装置と装 置外部とのインタフェースを構成する信号入出力部の構 成に関する。特定的には、この発明は、クロック信号に 同期して動作する同期型半導体記憶装置の信号(データ 信号を含む)入出力部の構成に関する。

#### [0002]

【従来の技術】図15は、従来の同期型半導体記憶装置 50

の全体の構成を概略的に示す図である。 図15におい て、同期型半導体記憶装置1は、電源ノード1aに与え られる電源電圧Vddiまたは電源ノード1 dからの電 源電圧Vddと接地電圧Vssを両動作電源電圧として 動作し、クロック入力ノード1 bから与えられるクロッ ク信号CLKに同期して外部から入力ノード1cに与え られる入力信号 I Nを取込み電源電圧V d d レベルの内 部信号を生成する入力回路2と、電源ノード1 dに与え られる電源電圧Vddと接地ノード1eに与えられる接 地電圧Vssを両動作電源電圧として動作し、クロック 10 信号CLKに同期して入力回路2から与えられる信号に 従ってメモリセル選択動作およびデータの書込/読出を 行なうメモリ内部回路3と、電源ノード1fに与えられ る電源電圧VddQと接地ノード1gに与えられる接地 電圧VssQを両動作電源電圧として動作し、メモリ内 部回路3から読出されたメモリセルデータをデータ出力 ノード1hへ出力する出力回路4を含む。

【0003】電源電圧Vddiは、この同期型半導体記憶装置1が用いられるシステムの電源電圧レベルに応じた電圧レベルであり、たとえば、2.5Vまたは1.8 Vの電圧レベルを有する。電源電圧Vddは、この同期型半導体記憶装置1における内部動作に用いられる電源電圧であり、電源電圧Vddiよりも高く、たとえば3.3Vの電圧レベルである。この入力回路2において、一方動作電源電圧として電源電圧Vddiを用いることにより、この同期型半導体記憶装置が用いられるシステム電源電圧レベルに合わせ、他のロジックまたはプロセサなどのインタフェースの電圧レベルに適合させる

【0004】入力回路2へ与えられる入力信号INは、 アドレス信号、制御信号および書込データを含む。メモ リ内部回路3は、複数のメモリセルを有するメモリセル アレイ、およびクロック信号に同期したデータの書込回 路およびデータの読出回路を含む。

【0005】出力回路4へは、出力専用の電源電圧VddQおよび接地電圧VssQを与える。この出力ノード1hはたとえば16ビットなどの複数ビットであり、多くの出力バッファが同時に動作する。また出力回路4の駆動すべき出力負荷は大きく、大きな負荷を高速で駆動する必要がある。したがって出力専用に電源電圧VddQおよび接地電圧VssQを与えることにより、出力回路4を安定に動作させ、またこの出力回路4動作時における電源ノイズが他の回路への動作に対し悪影響を及ぼすのを防止する。

【0006】入力回路2は、その入力ノード1cに接続される初段回路部分へシステム電源電圧に応じた電圧Vddiを一方動作電源電圧として与え、この外部のインタフェースに応じた信号を取込み、レベル変換して電源電圧Vddレベルの内部信号を生成する。

50 【0007】この入力回路2への接地電圧Vssは、入

力回路専用のノードを介して接地電圧Vssへ与えられ てもよく、また接地ノード1eからの接地電圧Vssが 入力回路2へ与えられてもよい。

【0008】図16は、図15に示す入力回路2の入力 初段部の構成の一例を示す図である。 図16において、 入力回路初段部は、電源電圧Vddiを一方動作電源電 圧として動作し、図示しない内部回路部から生成される 入力初段カット信号ZNCの非活性化時(Hレベル)、 作動状態とされ、外部から与えられる入力信号INをバ ッファ処理してノードAへ伝達するバッファ回路2a と、電源電圧Vddiを一方動作電源電圧として動作 し、バッファ回路2aからノードAに伝達された信号を 反転するインバータ回路2bと、インバータ回路2bか らノードBに伝達された信号の振幅を電源電圧Vddレ ベルに変換するレベル変換回路2cと、電源電圧Vdd を一方動作電源電圧として動作し、このレベル変換回路 2 c より出力されるレベル変換信号をバッファ処理して ノードEに内部信号 INTを生成するインバータバッフ ァ2dを含む。

【0009】バッファ回路2aに与えられる入力初段カ ット信号ZNCは、たとえばチップセレクト信号とクロ ック信号CLKとに基づいて生成され、この入力初段カ ット信号ZNCが活性状態のLレベルのときには、この 同期型半導体記憶装置は待機状態にあり、アクセスが行 なわれないことが示される。

【0010】バッファ回路2aは、電源電圧Vddi供 給ノードVddi (以下、ノードとそこへ与えられる電 源電圧は同じ符号で示す)とノードAの間に接続されか つそのゲートに入力初段カット信号ZNCを受けるpチ ャネルMOSトランジスタ2aaと、電源ノードVdd 30 iとノードAの間に接続されかつそのゲートに入力信号 IN1を受けるpチャネルMOSトランジスタ2ab と、ノードAと接地電圧Vss供給ノード(以下、接地 ノードVssと称す) との間に互いに直列に接続される nチャネルMOSトランジスタ2acおよび2adとを 含む。MOSトランジスタ2acのゲートへは、入力初 段カット信号ZNCが与えられ、MOSトランジスタ2 adのゲートへは入力信号IN1が与えられる。

【0011】インバータ回路2bは、電源ノードVdd iとノードBとの間に接続されかつそのゲートがノード 40 Aに接続されるpチャネルMOSトランジスタ2ba と、ノードBと接地ノードとの間に接続されかつそのゲ ートがノードAに接続されるnチャネルMOSトランジ スタ2bbを含む。このインバータ回路2bは、CMO Sインバータの構成を有する。

【0012】レベル変換回路2cは、電源電圧Vddが 供給される電源ノードVddとノードCの間に接続され かつそのゲートがノードDに接続されるpチャネルMO Sトランジスタ2ccと、電源ノードVddとノードD の間に接続されかつそのゲートがノードCに接続される 50 通し、ノードDの電圧レベルを上昇させ、応じてMOS

pチャネルMOSトランジスタ2cdと、ノードCと接 地ノードの間に接続されかつそのゲートがノードBに接 続されるnチャネルMOSトランジスタ2caと、ノー ドDと接地ノードの間に接続されかつそのゲートがノー ドAに接続されるnチャネルMOSトランジスタ2cb を含む。このレベル変換回路2cは、シフトラッチ型レ ベル変換回路の構成を備える。

【0013】 インバータバッファ2dは、電源ノードV d dとノードEの間に接続されかつそのゲートがノード Cに接続されるpチャネルMOSトランジスタ2da と、ノードEと接地ノードの間に接続されかつそのゲー トがノードCに接続されるnチャネルMOSトランジス タ2dbを含む。このノードE上の内部信号 INTが、 図15に示す入力回路内部においてクロック信号CLK に同期して取込まれて、さらに内部動作に用いられる。 【0014】次にこの図16に示す入力回路初段部の動 作について図17に示す動作波形を参照して説明する。 【0015】時刻t0以前においては、入力初段カット 信号ZNCは活性状態のLレベルにあり、バッファ回路 2aにおいては、MOSトランジスタ2aaが導通状 態、MOSトランジスタ2acが非導通状態にある。し たがって、ノードAは、入力信号 IN1の電圧レベルに かかわらず、MOSトランジスタ2aaにより電源電圧 Vddiレベルに充電される。インバータ回路2bはノ ードAの信号を反転し、またレベル変換回路2cもノー ドBの論理レベルを反転してノードCに伝達しており (レベル変換は行なわれる)、またインバータバッファ 2dは、ノードCの論理レベルを反転してノードEに伝 達して内部信号INTを生成する。したがって、時刻t O以前においては、ノードA、B、CおよびEの電圧レ ベルは、それぞれ、Hレベル、Lレベル、Hレベル、お よびレレベルとなる。

【0016】時刻t0において、入力初段カット信号Z NCが非活性状態のHレベルに立上げられる。この入力 初段カット信号ZNCの非活性化に応答してMOSトラ ンジスタ2aaが非導通状態、MOSトランジスタ2a cが導通状態となり、この入力初段バッファ回路2aが CMOSインバータとして動作する。時刻t 1において 入力信号 I N 1 がHレベルになると、ノードAは、MO Sトランジスタ2acおよび2adを介して接地電圧V s sレベルに放電される。このノードAの電圧レベルの 低下に応答して、インバータ回路2bにおいてMOSト ランジスタ2baが導通し、ノードBの電圧レベルがL レベルからHレベル (電源電圧Vddiレベル) に立上 がる。

【0017】レベル変換回路2cにおいては、MOSト ランジスタ2caがこのノードBの電圧上昇に従って導 通し、ノードCを接地電圧レベルへ放電する。このノー ドCの電圧低下に従ってMOSトランジスタ2cdが導

トランジスタ2ccが非導通状態へ移行する。MOSトランジスタ2cbは、ノードAの電圧レベルがLレベルであり、非導通状態にある。したがってこのMOSトランジスタ2caがノードCの電圧レベルを接地電位レベルへ低下させ、応じてMOSトランジスタ2cdのコンダクタンスを大きくして、ノードDをより高速で充電させる。最終的に、ノードCが接地電圧レベルとなり、ノードDが電源電圧Vddレベルとなる。

【0018】このノードCの電圧低下に従って、インバータバッファ2dからノードEに与えられる内部信号INTの電圧レベルがLレベルからHレベル(電源電圧Vddレベル)に上昇する。

【0019】時刻t2において、入力信号IN1がHレ ベルからレレベルに立下がると、入力初段バッファ回路 2aにおいて、MOSトランジスタ2abが導通し、一 方MOSトランジスタ2abが非導通状態となり、ノー ドAが電源電圧Vddiレベルに上昇する。 このノード Aの電圧レベルがインバータ回路2bの入力論理しきい 値よりも高くなると、ノードBの電圧レベルが低下し始 め、接地電位レベルへと放電される。このノードBの電 20 圧が低下すると、レベル変換回路2cにおいては、MO Sトランジスタ2caが非導通状態へ駆動され、一方、 MOSトランジスタ2cbが導通状態へ駆動される。こ れにより、ノードDの電圧レベルが低下し、MOSトラ ンジスタ2ccが導通し、ノードCを充電する。これに より、ノードCの電圧レベルが電源電圧Vddレベルへ 上昇し、ノードDの電圧レベルが接地電圧レベルへ低下 する。このノードCの電圧レベルが、インバータバッフ ァ2dにより反転されてノードE上の内部信号 INTは 接地電圧レベルに低下する。

【0020】時刻も3において、再び入力信号IN1が しレベルからHレベルに立上がると、時刻も1の時の動作と同様にして、ノードAの電圧レベルがHレベルから しレベルに低下し、一方ノードBの電圧レベルがLレベ ルからHレベルへ上昇する。応じてノードCの電圧レベ ルがHレベルからLレベルへ立下がり、次いでノードE の電圧レベルがLレベルからHレベルに上昇する。

【0021】この図16に示すように、入力ノードに接続される入力初段部にインタフェースとなるシステム電源電圧レベルと同じ電圧レベルの電源電圧Vddiを一40方動作電源電圧として与えて、外部から与えられる入力信号IN1の論理振幅を正確に識別してこの入力信号IN1の論理レベルに応じた内部信号を生成する。次いで内部回路を高速で駆動させるために、この電源電圧Vddiよりも高い電源電圧Vddiレベルへとレベル変換回路2cを用いてレベル変換を行ない、次いでインバータバッファ2dによりこのレベル変換回路2cの出力信号を増幅し、比較的大きな駆動力をもって内部信号INTを高速で生成する。

【0022】これら一連の動作により、入力信号IN1 50 ランジスタ4eおよび4gが導通状態となる。一方、N

の論理振幅が内部信号INTの論理振幅と異なる場合においても、正確に入力信号IN1に応じた論理レベルの内部信号INTを高速で生成して内部動作を行なわせることができる。この内部信号INTは、クロック信号CLKに同期して取込まれて必要な処理が行なわれる。

8

【0023】図18は、図15に示す出力回路4の最終 段の構成の一例を示す図である。図18において、出力 回路4は、内部読出データ/RDを受けるインバータ4 aと、内部読出データ/RDと出力イネーブル信号/O Eとを受けるNOR回路4bと、インバータ4aの出力 信号と出力イネーブル信号/OEを受けるNOR回路4 cと、NOR回路4bの出力信号を受けるインバータ回 路4dと、電源電圧VddQを供給するノード(以下、 電源ノードVddQと称す)と出力ノードjの間に接続 されかつそのゲートにNOR回路4bの出力信号を受け るnチャネルMOSトランジスタ4eと、出力ノードJ と接地電圧VssQを供給するノード(以下、接地ノー ドVssQと称す)との間に接続されかつそのゲートに NOR回路4cの出力信号を受けるnチャネルMOSト ランジスタ4fと、電源ノードVddQと出力ノードJ の間に接続されかつそのゲートにインバータ4 dの出力 信号を受けるpチャネルMOSトランジスタ4gを含 む。 インバータ回路4 aおよび4 dならびにNOR回路 4bおよび4cの一方動作電源電圧は、内部電源電圧V d dであってもよく、また電源電圧VddQであっても よい。次に、この図18に示す出力回路の動作を図19 に示す信号波形図を参照して説明する。

【0024】時刻tの以前において、出力イネーブル信号/OEはHレベルの非活性状態にあり、NOR回路4 30 bおよび4cの出力ノードGおよびNHの電圧レベルは Lレベルにある。したがって、MOSトランジスタ4e および4fはともに非導通状態にあり、またインバータ 4dの出力信号がHレベルであり、pチャネルMOSトランジスタ4gが非導通状態である。したがって、この 出力回路4は、出力ハイインピーダンス状態にある。

【0025】時刻ものにおいて、出力イネーブル信号/OEがLレベルの活性状態となり、この出力回路4が作動状態とされる。この状態においては、NOR回路4bおよび4cがインバータとして動作する。メモリセルから読出された内部読出データ/RDがHレベルのときには、NOR回路4bの出力信号がLレベルであり、またNOR回路4cの出力信号がHレベルとなる。したがってMOSトランジスタ4eおよび4gが非導通状態であり、一方、MOSトランジスタ4fが導通状態であり、ノードAは、接地電圧VssQ電圧レベルに放電される。

【0026】時刻t1において、この内部読出データ/ RDがHレベルからLレベルに立下がると、応じてNO R回路4bの出力信号がHレベルに立上がり、MOSトランジスタ4eおよび4gが海涌状態となる。一方 N OR回路4cの出力信号がLレベルとなり、MOSトラ ンジスタ4 f が非導通状態となる。したがって、出力ノ ードJが、MOSトランジスタ4eおよび4gにより、 電源電圧VddQの電圧レベルにまで駆動される。

【0027】 時刻t2において、 再び内部読出データ/ RDがLレベルからHレベルに立上がると、逆に、NO R回路4bの出力ノードEの電圧レベルがHレベルから Lレベルに立下がり、MOSトランジスタ4eおよび4 gが非導通状態となる。一方NOR回路4cの出力ノー ドNHの電圧レベルがHレベルになり、MOSトランジ 10 スタ4 fが導通し、出力ノードJが、接地電圧VssQ の電圧レベルにまで放電される。

【0028】出力ノードJを電源電圧VddQのレベル にまで上昇させるために、nチャネルMOSトランジス タ4eおよびpチャネルMOSトランジスタ4eが用い られているのは以下の理由による。nチャネルMOSト ランジスタ4eは、ノードGの電圧レベルが電源電圧V ddQのレベルにまでしか上昇しない場合、出力ノード Jを、電源電圧VddQの電圧レベルまで駆動すること ができない(しきい値電圧損失)。このMOSトランジ 20 スタ4 eのしきい値電圧の損失分を、pチャネルMOS トランジスタ4gで補充し、出力ノードJを、電源電圧 VddQの電圧レベルにまで上昇させる。これにより出 カノードJは、電源電圧VddQと接地電圧VssQの 間でフルスイングする。

### [0029]

【発明が解決しようとする課題】半導体記憶装置は、さ まざまなシステムにおいて用いられる。その場合、シス テム電源電圧としては2.5Vおよび1.8V…のよう にさまざまな電圧レベルが用いられる。これらのさまざ 30 まな電圧レベルのインタフェースに応じて、それぞれ最 適化されたインタフェース回路 (入出力回路)を作り分 けると、同期型半導体記憶装置の種類が増加し、製品管 理が煩雑となる。また、システム電源電圧が変更された 場合、同期型半導体記憶装置の互換性がなく、ユーザに とって経済性に欠ける。そこで、複数のインタフェース レベルの電源電圧に1つのチップで対応することによ り、製品管理の簡素化を図り、またユーザにとっての使 い易さを改善する。しかしながら、図16に示すような 源電圧変換を行なう場合、以下のような問題が生じる。 すなわち、MOSトランジスタの電流駆動力がゲート電 圧に従って変化する。ゲート電圧が高くなれば、電流駆 動力も大きくなる(飽和領域における二乗特性)。

【0030】今、図20に示すように、電源電圧Vdd iがたとえば2.5Vにおいて、必要とされる条件を満 足する回路を実現した場合を考える。入力信号 IN 1が HレベルからLレベルに変化するとき、ノードAは、M OSトランジスタ2abにより電源電圧Vddiレベル へ充電される。このノードAの電位上昇に従って、ノー 50 度でノードCを電源電圧Vddレベルにまで上昇させ

10 ドBの電位が低下する。ノードAおよびノードBの電圧 振幅は、電源電圧Vddiレベルである。ノードAの電 圧レベルが上昇すると、MOSトランジスタ2cbのコ ンダクタンスが大きくなり、ノードBの電圧レベルを接 地電圧レベルに低下させる。次に、ノードCがMOSト ランジスタ2ccを介して電源電圧Vddレベルに充電 される。MOSトランジスタ2ccが導通する場合、ノ ードDの電圧レベルが接地電圧レベルへ放電される。し たがって、この電源電圧Vddiの影響を受けずに、M OSトランジスタ2ccがノードCを電源電圧Vddレ ベルに充電する。MOSトランジスタ2caはノードB の接地電圧レベルになり非導通状態とされている。この ノードCの電圧レベルが、インバータバッファ2dによ り反転されて、ノードEの内部信号INTの電圧レベル がHレベルからLレベルに立下がる。各ゲートにおける 遅延時間を考慮すると、この入力信号 IN1から内部信 号INTが変化するまでの時間がtdであるとする。 【0031】入力信号 IN1がLレベルからHレベルに 立上がる場合、ノードAはMOSトランジスタ2acお よび2adにより放電され、ノードAの電圧レベルが接 地電圧レベルへ放電される。応じてノードBの電圧レベ ルが電源電圧Vddiレベルに達し、MOSトランジス タ2caのコンダクタンスが大きくなり、ノードCの電 圧レベルが低下する。このノードCの電圧低下に従って MOSトランジスタ2cdが導通し、MOSトランジス タ2ccを非導通状態へ駆動する。応じて、ノードCの 電圧レベルがLレベルに低下し、内部信号 I NTが電源 電圧Vddレベルに上昇する。この場合、MOSトラン ジスタ2caによるノードCの放電速度と、ノードDの MOSトランジスタ2cbによる放電速度は同じであ り、応じてノードCの充放電速度も同じと考えられる。 したがって、この入力信号IN1がLレベルからHレベ ルに立下がるときの内部信号INTの時間もtdとな

【0032】いま、電源電圧Vddiが、2.5Vより も低く1.8Vに設定された場合を考える。この場合、 図20において破線で示すように、入力初段バッファ回 路2aおよびインバータ回路2bにおいて、そのノード AおよびノードBの充放電速度は同じであるものの、信 MOSトランジスタを用いて入力初段回路を構成して電 40 号電位変化は、MOSトランジスタの電流駆動力が小さ くなるため、電源電圧Vddiが2.5Vの場合より遅 くなり、遅延時間が大きくなる。

> 【0033】ノードBの電圧レベルが接地電圧レベルの 場合、MOSトランジスタ2caは非導通状態であり、 MOSトランジスタ2cbが導通状態となる。この場 合、ノードDの電位低下は、2.5Vのときよりも少し 緩やかとなるが、このノードDは最終的に接地電圧レベ ルまで放電されるため、MOSトランジスタ2ccは、 MOSトランジスタ2caの放電速度よりも速い充電速

る。したがって、このノードCの電圧の立上がり時間よ りも、ノードCの電圧の立下がり時間が図20において 破線で示すように長くなる。応じて、ノードEの内部信 号INTの立上がりの時間が長くなり、立上がり速度が 遅くなる。したがって、この電源電圧Vddiがたとえ ば1.8 Vと低くなった場合、入力信号 IN1 に対する 内部信号 INTの遅延時間が図20においてそれぞれ示 すように、立下がり時において遅延時間td1、立上が りに対してはtd2となり、内部信号INTの立上がり および立下がりの遅延時間が異なることになる。

11

【0034】この場合、図21に示すように、内部信号 INTが電源電圧Vddの振幅を持つが電源電圧Vdd i が低いと、内部信号 I NTがHレベルからLレベルに 立下がる時間と、LレベルからHレベルに立上がる時間 が異なる。すなわち、内部信号INTのHレベル判定に 要する時間と内部信号INTがLレベルに確定する時間 とが異なる。内部動作タイミングは、この最悪ケースで 定められるため、この内部信号INTの立上がり時間に よりその動作速度が決定され、高速動作を行なうことが できなくなる。特に、この内部信号 INTの立上がりお 20 よび立下がりの時間が異なる場合、同期型半導体記憶装 置では、以下に示す問題が生じる。

【0035】図22(A)に示すように、同期型半導体 記憶装置において、信号INTのセットアップ時間ts およびホールド時間 t hがクロック信号CLKのたとえ ば立上がりに対して定められている。内部信号INTが 活性状態のときには、Lレベルに設定される場合、この 内部信号 I NTのホールド時間 t hが不必要に長くな り、高速で次の動作に移行することができなくなる。

【0036】一方、図22(B)に示すように、内部信 30 号INTが活性状態のときにはクロック信号CLKの立 上がりエッジでHレベルに設定される場合、そのセット アップ時間tsがクロック信号CLKの立上がりの方向 に移行するため、セットアップ時間tsが短くなり、正 確な信号の取込みを行なうことができなくなる。

【0037】通常、同期型半導体記憶装置において、ク ロック信号CLKが100MHzの場合、たとえばセッ トアップ時間tsが1.5ns、およびホールド時間t hがO. 5nsのように仕様で定められている。このセ ットアップ時間およびホールド時間の間を正確に内部信 号INTを所定電圧レベルに保持しなければ、意図する 動作を保証することができない。 したがって、 この信号 の立上がり時間および立下がり時間が変化する場合、こ のセットアップ時間とホールド時間の仕様値を満足でき ない場合、正確な動作を保証することができない。また タイミングのずれが、たとえば0.2nsの場合、この セットアップ時間とホールド時間の許される時間の10 %以上の大きな値となり、このようなタイミングのずれ を見込んでセットアップ/ホールド時間の仕様値を定め た場合、高速アクセスを実現することができなくなる。

【0038】逆に、電源電圧Vddiが1.8Vのとき に、このレベル変換回路3にてノードCの放電速度およ び充電速度を同じとなるように設定した場合、電源電圧 Vddiが2.5Vと高くなった場合、ノードCの放電 速度がより速くなり、内部信号INTの立上がり時間が 短く、逆の問題が生じる。

12

【0039】また、図18に示す出力回路4において も、この電源電圧VddQを、外部のインタフェースに 適用させるために、電源電圧V d d i と同じ電圧レベル 10 を用いた場合、pチャネルMOSトランジスタ4gの充 電速度が電源電圧VddQよりも低くなった場合に小さ くなり、充電速度が放電速度よりも遅くなる。この場 合、電源電圧VddQの電圧レベルが低い場合にノード Aの充放電速度が等しくなるように設定した場合、電源 電圧VddQの電圧レベルが高くなった場合、pチャネ ルMOSトランジスタ4gの電流駆動力が大きくなり、 充電速度が速くなる。この場合、出力ノードJにおい て、大きな電流駆動力により、リンギングが発生し、そ のリンギングが消滅するまでに時間を要し、高速データ 出力を行なうことができなくなる(出力データ確定タイ ミングがリンギングがなくなるタイミングにまで遅くな る)。

【0040】また、電源電圧VddQが一定電圧レベル であっても、この出力ノードJに接続される負荷は、同 期型半導体記憶装置が用いられるシステムにより異な る。同期型半導体記憶装置がシステムに組込まれる場 合、基板ボード上に配設され、このボード上配線の負荷 容量がシステムごとに異なった場合、出力ノードJの負 荷は、各用いられるシステムごとに異なる。負荷が小さ い場合、出力ノードが高速で充放電されることになるた め、この出力ノードJにリンギングが発生しやすく、安 定にデータを出力することができなくなるという問題が 生じる。このリンギングは、大きな負荷特に、インダク タンス成分がたとえばパッドおよびピン端子およびボー ド上配線などにおいて存在するためである。 負荷が大き い場合、出力ノードJを高速充放電できない。

【0041】上述のような入出力回路の問題は、同期型 半導体記憶装置に限らず、一般の半導体集積回路装置に おいても生じる。

【0042】それゆえ、この発明の目的は、異なる動作 環境においても正確に動作するインタフェースを有する 半導体集積回路装置を提供することである。

【0043】この発明の他の目的は、複数の電源電圧に 対しても内部信号のタイミングのずれが生じることがな く、安定に動作する半導体集積回路装置を提供すること である。

【0044】この発明のさらに他の目的は、動作電源電 圧の電圧レベルが異なっても、内部信号のタイミングの ずれが生じることのない入力回路を備える半導体集積回

50 路装置を提供することである。

【0045】この発明のさらに他の目的は、用いられる 動作環境が異なっても、ノイズを発生することなく安定 に動作する出力回路を備える半導体集積回路装置を提供 することである。

#### [0046]

【課題を解決するための手段】請求項1に係る半導体集 **積回路装置は、与えられた信号に所定の処理を施してこ** の与えられた信号に対応する信号をノード上に出力する 信号処理回路と、この処理回路に結合され、ノード上の 信号の電位変化速度をプログラマブルに調整するための 調整回路を備える。

【0047】請求項2に係る半導体集積回路装置は、請 求項1の信号処理回路が、第1の電源電圧を一方動作電 源電圧として動作し、与えられた信号をバッファ処理す る入力段と、第2の電源電圧を一方動作電源電圧として 動作し、この入力段から与えられた信号のレベル変換を 行なってノード上に出力するレベル変換段とを含み、ま た調整回路が、このレベル変換段のノードの駆動電流量 を調整する回路素子を含む。

【0048】請求項3に係る半導体集積回路装置は、請20 求項2のレベル変換段が、第1の内部ノードとノードと の間に結合される第1導電型の第1の絶縁ゲート型電界 効果トランジスタと、第2の内部ノードとノードとの間 に結合される第2導電型の第2の絶縁ゲート型電界効果 トランジスタとを含み、調整回路の回路素子が、第1の 電源電圧の電圧レベルに応じて、第1の内部ノードおよ び第2の内部ノードそれぞれの電流量を設定する。

【0049】請求項4に係る半導体集積回路装置は、請 求項3の回路素子が、第2の電源電圧を供給する第1の 電源ノードと第1の内部ノードとの間に結合される第1 30 の電流供給素子と、第2の内部ノードと第3の電源電圧 を供給する第2の電源ノードとの間に結合される第2の 電流供給素子と、第1の電源ノードと第1の内部ノード との間に接続可能に配置され、導通時第1の電源ノード と第1の内部ノードとの間に電流が流れる経路を形成す る第1のプログラマブル素子と、第2の電源ノードと第 2の内部ノードとの間に接続可能に配置され、導通時第 2の電源ノードと第2の内部ノードとの間に電流経路を 形成する第2のプログラマブル素子とを備える。これら の第1および第2のプログラマブル素子が第1の電源電 40 圧のレベルに応じて択一的に非導通状態とされる。

【0050】請求項5に係る半導体集積回路装置は、請 求項4の第1のプログラマブル素子が、第1の電源ノー ドと第1の内部ノードとの間に結合され、かつそのゲー トに所定の電圧を受ける第1導電型の絶縁ゲート型電界 効果トランジスタを備え、第2のプログラマブル素子 が、第2の電源ノードと第2の内部ノードとの間に結合 され、かつそのゲートに所定の電圧を受ける第2導電型 の絶縁ゲート型電界効果トランジスタを備える。この所 定電圧は、第1の電源電圧のレベルに応じてその電圧レ 50 るための第3の絶縁ゲート型電界効果トランジスタと、

ベルが固定的に設定される。

【0051】請求項6に係る半導体集積回路装置は、請 求項4の第1のプログラマブル素子が、第1の電源ノー ドと第1の内部ノードとの間に結合され、そのゲートが 第1の絶縁ゲート型電界効果トランジスタのゲートおよ び第1の電源ノードに択一的に結合される第1導電型の 第3の絶縁ゲート型電界効果トランジスタを備え、また 第2のプログラマブル素子が、第2の電源ノードと第2 の内部ノードとの間に結合され、かつそのゲートが第2 の絶縁ゲート型電界効果トランジスタのゲートおよび第 2の電源ノードに択一的に結合される第2導電型の第4 の絶縁ゲート型電界効果トランジスタを備える。これら 第3および第4の絶縁ゲート型電界効果トランジスタ は、それぞれのゲートが第1の電源ノードおよび第2の 電源ノードに結合されるとき非導通状態となる。

14

【0052】請求項7に係る半導体集積回路装置は、請 求項4の第1のプログラマブル素子が、第1導電型の第 3の絶縁ゲート型電界効果トランジスタと、この第3の 絶縁ゲート型電界効果トランジスタと直列に結合され、 導通時第1の電源ノードと第1の内部ノードとの間にこ の第3の絶縁ゲート型電界効果トランジスタを介して電 流が流れる経路を形成する溶断可能な第1のリンク素子 を備え、また第2のプログラマブル素子が、第2導電型 の第4の絶縁ゲート型電界効果トランジスタと、この第 4の絶縁ゲート型電界効果トランジスタと直列に結合さ れ、導通時第2の電源ノードと第2の内部ノードとの間 にこの第4の絶縁ゲート型電界効果トランジスタを介し て電流が流れる経路を形成する溶断可能な第2のリンク 素子を備える。

【0053】請求項8に係る半導体集積回路装置は、請 求項1の信号処理回路が、装置外部とのインタフェース をとるインタフェース段を含み、調整回路はこのインタ フェース段の動作電源電圧のレベルに応じてノードの電 位変化速度をプログラマブルに調整する。

【0054】請求項9に係る半導体集積回路装置は、請 求項1の信号処理回路が、装置外部から与えられる信号 をバッファ処理して内部信号を生成する入力回路であ る.

【0055】請求項10に係る半導体集積回路装置は、 請求項1の信号処理回路が、与えられた信号をバッファ 処理して装置外部へノードを介して出力する出力段を含 む。この出力段は、与えられた信号に従ってノードを第 1の電源電圧レベルへ駆動するための第1導電型の第1 の絶縁ゲート型電界効果トランジスタと、与えられた信 号に従って第1の絶縁ゲート型電界効果トランジスタと 相補的に導通し、ノードを第2の電源電圧レベルで駆動 する第2の絶縁ゲート型電界効果トランジスタとを備え る。調整回路は、このノードに結合され、与えられた信 号に従って第1の電源電圧レベルへこのノードを駆動す

ノードに結合され、この与えられた信号に従って前記第 2の電源電圧レベルへこのノードを駆動するための第4 の絶縁ゲート型電界効果トランジスタと、これら第3お よび第4の絶縁ゲート型電界効果トランジスタをともに 与えられた信号に応答して動作するか常時非導通状態に 設定するためのプログラム手段とを備える。 請求項11 に係る半導体集積回路装置は、請求項10の出力段がさ らに、第1の絶縁ゲート型電界効果トランジスタと異な る導電型を有しかつ与えられた信号に従ってこの第1の 絶縁ゲート型電界効果トランジスタと同相で導通し、ノ ードを第1の電源電圧レベルへ駆動するための第5の絶 縁ゲート型電界効果トランジスタを含み、調整回路が、 さらに、第1の絶縁ゲート型電界効果トランジスタと同 一の導電型を有しかつプログラム手段により動作可能/ 不能状態が設定され、与えられた信号に従ってノードを 第1の電源電圧レベルへ駆動するための第6の絶録ゲー ト型電界効果トランジスタを備える。

15

【0056】請求項12に係る半導体集積回路装置は、 請求項1の信号処理回路が、与えられた信号としてのメ モリセルから読出されたデータを装置外部へ出力するた 20 めの出力バッファである。

【0057】請求項13に係る半導体集積回路装置は、 請求項1から12のいずれかにおいて、この半導体集積 回路装置が、クロック信号に同期して外部信号の取込み およびデータの入出力を行なう同期型半導体記憶装置で

【0058】信号処理回路の出力ノードの信号の電位変 化速度をプログラマブルに調整することにより、この半 導体集積回路装置が用いられる動作環境に応じて信号の 変化速度を調整することができ、動作環境に応じて最適 30 な動作条件を実現することができる。

#### [0059]

## 【発明の実施の形態】

[実施の形態1]図1は、この発明の実施の形態1に従 う半導体集積回路装置の要部の構成を示す図である。図 1においては、図16と同様、同期型半導体記憶装置の 入力回路初段部の構成を示す。 図1において、入力回路 初段部は、従来と同様、内部で生成される入力初段カッ ト信号ZNCの非活性化時作動状態とされ、外部から与 えられる入力信号INをバッファ処理するバッファ回路 40 2aと、このバッファ回路2aの出力信号をさらにバッ ファ処理するインバータバッファ回路2 bと、インバー タバッファ回路2bの出力信号の論理振幅を内部電源電 圧Vddレベルに変換するレベル変換回路2cと、この レベル変換回路2cの出力信号をさらにバッファ処理し てノードEに内部信号 I NTを生成する電流量調整機能 付バッファ回路20を含む。バッファ回路2aおよびイ ンバータバッファ回路2bは、入力初段部の入力段を構 成し、外部とのインタフェースをとるため、たとえばシ ステム電源電圧である電源電圧Vddiを一方動作電源 50 ラム」という用語は、ヒューズ素子(リンク素子)、マ

電圧として動作する。レベル変換回路2cおよびバッフ ァ回路20は、レベル変換段を構成し、この電源電圧V ddiレベルの信号の論理振幅を、内部電源電圧Vdd レベルの信号に変換する。バッファ回路2aおよびイン バータ回路2bならびにレベル変換回路2cは、図16 に示す従来の構成と同じであり、対応する部分には同一 参照番号を付し、その詳細説明は省略する。

16

【0060】電流量調整機能付バッファ回路20は、第 1の内部ノード21aとノードEの間に接続されかつそ のゲートがノードCに接続されるpチャネルMOSトラ ンジスタ20aと、ノードEと第2の内部ノード21b の間に接続されかつそのゲートがノードCに接続される nチャネルMOSトランジスタ20bと、内部電源電圧 Vddを供給する電源ノードVddと第1の内部ノード 21aの間に接続されかつそのゲートが接地電圧を受け るように結合されるpチャネルMOSトランジスタ20 cと、電源電圧ノードVddと第1の内部ノード21a の間に接続されかつそのゲートがボンディングパッド2 2に接続されるpチャネルMOSトランジスタ20d と、第2の内部ノード21bと接地ノードVssの間に 接続されかつそのゲートが内部電源電圧Vddを受ける ように結合されるnチャネルMOSトランジスタ20e と、第2の内部ノード21bと接地ノードVssの間に 接続されかつそのゲートがボンディングパッド22に接 続される n チャネルMOSトランジスタ20 f を含む。 【0061】MOSトランジスタ20cおよび20eは 常時導通状態にあり、電流供給素子として作用する。M OSトランジスタ20dおよび20fはボンディングパ ッド22の電圧レベルにより選択的に導通状態とされ る。これらMOSトランジスタ20dおよび20fは、 一方が導通状態のときには他方が非導通状態になる。こ のボンディングパッド22は、電源電圧Vddiの電圧 レベルに応じて、電源電圧Vddまたは接地電圧Vss のレベルにボンディングワイヤ(図示せず)を用いて固 定される。この電流供給量をボンディッグパッド22の 電圧レベルのプログラムにより調整することにより、電 源電圧Vddiの電圧レベルが変化しても、ノードEの 電圧変化速度を同じとすることができる。

【0062】このノードE上の内部信号INTは、クロ ック信号CLKに同期して動作する内部入力回路24へ 与えられる。内部入力回路24の出力信号が図15に示 すメモリ内部回路3へ与えられる。 次に動作について説 明する。

【0063】バッファ回路2aおよびインバータ回路2 bならびにレベル変換回路2cの動作は従来と同じであ る。電源電圧Vddiの電圧レベルがたとえば2.5V の電圧レベルのときには、ボンディングパッド22は、 電源電圧Vddを受けるようにポンディングワイヤを介 して電源電圧Vdd端子に接続される。この、「プログ スク配線およびボンディングパッドによるボンディング ワイヤなどにより、固定的にある状態に設定することを

【0064】ボンディングパッド22が電源電圧Vdd のレベルに設定された場合、電流量調整機能付バッファ 回路20においては、MOSトランジスタ20fが導通 状態、MOSトランジスタ20dが非導通状態となる。 この状態においては、MOSトランジスタ20cがノー ドEを充電するための電流源として作用し、一方MOS トランジスタ20 eおよび20 f がノードEを放電する 電流源として機能する。このMOSトランジスタ20e および20gがともに導通状態とされたときに、ノード Eの内部信号INTの立上がり時間および立下がり時間 が同じとなるようにトランジスタのパラメータ(サイ ズ)を設定する。

【0065】電源電圧Vddiがたとえば1.8Vに設 定される場合には、ボンディングパッド22は、接地電 圧Vssレベルに図示しないボンディングワイヤを介し て固定される。この状態においては、電流量調整機能付 バッファ回路20においては、MOSトランジスタ20 20 fが非導通状態となり、MOSトランジスタ20dが導 通状態となる。電源電圧Vddiが低くなった場合、バ ッファ回路2a、インバータ回路2bならびにレベル変 換回路2cにおいて遅延時間が大きくなる。また、レベ ル変換回路2cにおいてその出力ノードCの立下がり速 度が遅くなる。この状態において、最終段の電流量調整 機能付バッファ回路20において、ノードEを充電する ための電流源として、MOSトランジスタ20cおよび 20 dが用いられており、したがって電源電圧V d d i が2.5 Vのときに比べて、大きな電流駆動力をもって 30 ノードEが充電され、このノードCの電位立上がり速度 の低下時においても、ノードEの内部信号INTの立上 がりの速度低下を補償する。一方、ノードCの電圧が上 昇する場合、このノードEは、MOSトランジスタ20 eのみを介して放電される。したがって、ノードEの放 電速度が、電源電圧Vddiが2.5Vのときよりも遅 くなり、内部信号INTの立下がり時間が長くなる。 こ れにより、内部信号 INTの立上がり時間および立下が り時間を等しくすることができる。

【0066】すなわち、図2に示すように、ノードCの 40 電位低下速度がその電位上昇速度よりも遅くなる場合、 電流量調整機能付バッファ回路20においては、出力ノ ードの充電速度が速くされて一方放電速度が遅くされ る。したがって、ノードCの電圧レベルが緩やかに低下 しても、ノードEの電圧は、2つのMOSトランジスタ 20cおよび20dを用いて高速で立上がる。一方、ノ ードCの電圧レベルが上昇する場合、このノードEの放 電は1個のMOSトランジスタ20eに対して行なわれ たため、その放電速度が遅くなる。これにより、ノード Eにおける内部信号 I N T の立上がり時間および立下が 50 ドVddに接続される。一方、M O S トランジスタ20

り時間をTdと等しくすることができる。内部出力ノー ドEの充電速度および放電速度両者を調整することによ り、たとえば0.2nsのような微小なずれを、装置サ イズを大きくすることなく確実に調整することができ

18

【0067】以上のように、この発明の実施の形態1に 従えば、内部電源電圧レベルの信号を生成するレベル変 換段において、そのインタフェース電源電圧Vddiの 電圧レベルに応じて内部出力ノードを駆動する回路部分 の電流駆動力を調整するように構成しているため、イン タフェース用電源電圧Vddiが異なる場合において も、立上がりおよび立下がり時間を同じとすることがで き、内部信号確定時におけるタイミングのずれが生じる ことがなく、内部信号 INTに対するタイミングマージ ンを大きくすることができ、安定に動作させることがで

【0068】また、同期型半導体記憶装置の場合、この 内部信号 I-NTのクロック信号CLKに対するセットア ップ時間およびホールド時間も、インタフェース用電源 電圧Vddiの電圧レベルにかかわらず記号のいずれか の論理レベルに対しても同じとすることができ、正確に 内部動作を行なうことができる。

【0069】[実施の形態2]図3は、この発明の実施 の形態2に従う半導体集積回路装置の要部の構成を示す 図である。図3においては、マスター工程で形成された 同期型半導体記憶装置の入力回路初段部の構成を示す。 図3において、外部からの入力信号 I Nを受けてバッフ r処理するバッファ回路2a、このバッファ回路2aの 出力信号をバッファ処理するインバータバッファ回路2 bおよびこのインバータバッファ回路2bの出力ノード Bの電圧レベルを変換するレベル変換回路2cの構成は 先の実施の形態1に示すものと同じである。

【0070】この図3に示す実施の形態2においては、 電流量調整機能付バッファ回路20の構成が、以下の点 において実施の形態1と異なっている。すなわち、電源 ノードVddと第1の内部ノード21aの間に、電流供 給素子20cと並列にpチャネルMOSトランジスタ2 0gが設けられ、第2の内部ノード21bと接地ノード Vssの間に、電流供給素子20eと並列にnチャネル MOSトランジスタ20hが設けられる。MOSトラン ジスタ20gおよび20hのゲートは、マスター工程に おいては、開放状態である。このMOSトランジスタ2 Ogおよび20hのゲートを、最終のスライス工程にお いて、アルミニウム配線によりその電気的接続を形成す

【0071】図4は、インタフェース電源電圧Vddi が2.5 Vのときの電流量調整機能付バッファ回路20 の配線接続を示す図である。図4において、MOSトラ ンジスタ20gのゲートは、配線25aにより電源ノー

ランジスタ20 c および20 i のゲートは接地ノードに 接続され、MOSトランジスタ20eおよび20jのゲ ートは電源ノードVddに接続される。MOSトランジ スタ20iの一方導通端子(ドレイン)は、選択的に形 成される配線25eにより第1の内部ノード21aに接

20

続される。MOSトランジスタ20jのドレインは、選 択的に形成される配線25fにより第2の内部ノード2 1 bに選択的に接続される。

【0076】インタフェース電源電圧Vddiがたとえ ば2.5Vの場合には、配線25fが形成され、MOS トランジスタ20jが第2の内部ノード21bと接地ノ ードVssの間に電流経路を形成する。一方配線25e は形成されず、MOSトランジスタ20iは、電源ノー ドVddと第1の内部ノード21aの間には電流経路を 形成しない。

【0077】一方、インタフェース電源電圧Vddi が、1.8Vのときには、配線25eが形成され、MO Sトランジスタ20iが電源ノードVddと内部ノード 21aの間に電流が流れる経路を形成する。 一方、配線 25 f が形成されず、第2の内部ノード21 bから接地 ノードVssへのMOSトランジスタ20jを介しての 電流経路は形成されない。

【0078】この図6に示すように、インタフェース電 源電圧Vddiの電圧レベルに応じて電流供給のための MOSトランジスタ20aおよび20jをそれぞれ第1 および第2の内部ノードへ選択的に接続することによ り、この内部出力ノードE上の電位変化速度を調整する ことができ、応じて内部信号INTの立上がりおよび立 下がり時間を同じとすることができる。

【0079】[変更例2]図7は、この発明の実施の形 態2の変更例2の構成を示す図である。この図7に示す 構成においては、第1の内部ノード21aと電源ノード Vddの間で、電流供給用のpチャネルMOSトランジ スタ20cと並列にpチャネルMOSトランジスタ20 kが設けられ、また第2の内部ノード21bと接地ノー ドVssの間に、電流供給用のnチャネルMOSトラン ジスタ20eと並列にnチャネルMOSトランジスタ2 01が設けられる。MOSトランジスタ20kのゲート は、配線25gにより電源ノードVddまたは接地ノー 40 ドVssの一方に択一的に接続される。なお、 nチャネ ルMOSトランジスタ20aでも、マスク配線25hに より電源ノードVddおよび接地ノードVssに択一的 に接続される。

【0080】インタフェース電源電圧Vddiがたとえ ば2.5Vのときには、マスク配線25gは、MOSト ランジスタ20kのゲートを電源電圧Vddレベルに接 続し、またマスク配線25hが、MOSトランジスタ2 01のゲートを電源ノードVddに接続する。この状態 で、ノードEの充放電速度が同じになるように各トラン

hのゲートは、配線25bを介してノードCに接続され る。この状態においては、MOSトランジスタ20g は、常時非導通状態となり、ノードEの充電は、電流供 給素子20cのみを介して行なわれる。一方、MOSト ランジスタ20hは、ノードCの電圧レベルがHレベル のときに導通する。ノードEが放電されるのは、ノード Cの電圧レベルがHレベルのときであり、必要なときの み、このMOSトランジスタ20hを導通状態とする。 ノードCの電圧レベルがLレベルに立下がるときには、 MOSトランジスタ20hのMOSトランジスタ20b 10 と同時に非導通状態となり高速で、ノードEの放電経路 を遮断する。

【0072】この図4に示す接続において、ノードEの 内部信号 I NTの立上がり時間および立下がり時間が等 しくなるように各トランジスタパラメータを設定する。 【0073】図5は、インタフェース電源電圧Vddi が1.8 Vのときの電流量調整機能付バッファ回路20 の配線接続を示す図である。この図5においては、MO Sトランジスタ20gのゲートは配線25cを介してノ ードCに接続される。一方、MOSトランジスタ20h 20 のゲートは配線25dを介して接地ノードVssに接続 される。したがってこの状態においては、MOSトラン ジスタ20hが常時非導通状態となり、一方MOSトラ ンジスタ20gが、ノードCの電位の立下がり時に導通 状態となる。

【0074】この図5に示す配線接続においては、ノー ドCの電位立下がり時に、MOSトランジスタ20a が、MOSトランジスタ20cおよび20gを介して電 流が供給され、ノードEの内部信号INTが速く立下が る。一方、ノードCの電圧レベルが上昇するとき、ノー 30 ドEは、MOSトランジスタ20eを介して放電され、 その放電速度が遅くなる。したがって、先の実施の形態 1と同様、インタフェース電源電圧Vddiが1.8V のときの内部信号 INTの立上がりの遅れが補償され、 一方ノードEの内部信号INTの立下がり速度が遅くな り、その立下がり時間が電源電圧Vddiが2.5Vの ときよりも長くなる。これにより、インタフェース電源 電圧Vddiが1.8Vのときの内部信号INTの立上 がり時間および立下がり時間を等しくすることができ 3.

【0075】[変更例1]図6は、この発明の実施の形 態2の変更例1の構成を示す図である。この図6に示 す、電流量調整機能付バッファ回路20においては、第 1の内部ノード21aと電源ノードVddの間に互いに 並列にpチャネルMOSトランジスタ20cおよび20 iが設けられる。また第2の内部ノード21bと接地ノ ードVssの間に、並列に、nチャネルMOSトランジ スタ20eおよび20jが設けられる。ノード20aお よび21bの間には、pチャネルMOSトランジスタ2 Oaおよび20bが互いに直列に接続される。MOSト 50 ジスタのサイズが調整される。

【0081】インタフェース電源電圧Vddiがたとえ。 ば1.8Vと低くなる場合には、MOSトランジスタ2 5kのゲートはマスク配線25gにより接地ノードVs sに接続される。なお、MOSトランジスタ201のゲ ートはマスク配線25hにより接地ノードVssに接続 される。これにより、MOSトランジスタ20kが非導 通状態、MOSトランジスタ201が非導通状態とな り、ノードEの電位上昇速度が速くされ、一方、ノード Eの放電速度が遅くされ、これにより内部信号INTの 立上がり/立下がり時間が等しくされる。

【0082】この変更例2においても、マスク配線によ り選択的に電流供給量調整のためのMOSトランジスタ を導通、非導通状態に設定しており、インタフェース電 源電圧のレベルに応じて内部出力ノードEの充放電速度 を等しくすることができる。

【0083】 [変更例3] 図8は、この発明の実施の形 態2の変更例3の構成を示す図である。図8に示す構成 においては、電流供給素子20cと並列に設けられるp チャネルMOSトランジスタ20mは、その一方導通端 子(ソース)が配線25iを介して選択的に電源ノード 20 Vddに接続される。MOSトランジスタ20mのゲー トは接地ノードVssに接続される。第2の内部ノード 21 bと接地ノードVssの間に接続される電流供給用 nチャネルMOSトランジスタ20eと並列にnチャネ ルMOSトランジスタ20nが設けられる。このMOS トランジスタ20 nのゲートは電源ノードVddに接続 され、一方導通端子(ソース)は配線25jにより選択 的に接地ノードVssに接続される。インタフェース電 源電圧Vddiがたとえば2.5Vの場合、配線25i ランジスタ20mが電流供給素子として機能する。この 状態で、内部出力ノードEからの内部信号 I NTの立上 がり時間および立下がり時間を等しくする。

【0084】インタフェース電源電圧Vddiがたとえ ば1.8 Vと低くなる場合には、配線25 iを形成し、 一方、配線25jは形成しない。この状態では、MOS トランジスタ20mが電流供給素子として作用し、ノー ドEの電流供給力が大きくなり、内部信号INTの立上 がりが速くなり、一方MOSトランジスタ20nが電流 供給素子としては機能しないため、内部出力ノードEか 40 らの内部信号 INTの立下がり速度が少し遅くなる。こ れにより、内部信号 INTの立上がり時間および立下が り時間を等しくする。

【0085】以上のように、この発明の実施の形態2に 従えば、マスク配線により、インタフェース電源電圧V ddiの電圧レベルに応じて内部出力ノードの充放電速 度を調整するように構成しているため、1つのチップで 複数種類のインタフェース電源電圧に対応することがで きる. また内部信号発生タイミングを微調整することが でき、応じて内部信号確定タイミングに対するマージン 50 び27bを、この記憶装置が用いられる電源電圧に応じ

が大きくなり、正確な動作を保証することができる。 【0086】[実施の形態3]図9は、この発明の実施 の形態3に従う半導体集積回路装置の要部の構成を示す 図である。図9においては、インタフェース電源電圧V ddiの論理振幅を有する内部信号を内部電源電圧Vd dレベルに変換するレベル変換段の最終段の構成が示さ れる。図9において、電流量調整機能付バッファ回路2 0は、以下の点で、実施の形態1および2と異なる。す なわち、電源ノードVddと第1の内部ノード21aの 10 間に、電流供給素子20cと並列に、pチャネルMOS トランジスタ20pおよび溶断可能なリンク素子 (ヒュ ーズ素子) 27aが接続される。MOSトランジスタ2 Opは、その一方導通ノード (ソース) が電源ノードV ddに接続され、そのゲートが接地ノードVssに接続 され、その他方導通ノード (ドレイン) がリンク素子2 7aを介して第1の内部ノード21aに接続される。 【0087】また、第2の内部ノード21bと接地ノー ドVssの間に、電流供給素子20eと並列に、nチャ ネルMOSトランジスタ20gおよび溶断可能なリンク 素子 (ヒューズ素子) 27bが接続される。 MOSトラ ンジスタ20 qは、その一方導通ノード (ソース) が接 地ノードVssに接続され、そのゲートが電源ノードV d dに接続され、その他方導通ノード (ドレイン) がリ ンク素子27bを介して第2の内部ノード21bに接続

22

【0088】MOSトランジスタ20pおよび20gは 常時導通状態にある。リンク素子27aおよび20bを 選択的に溶断する。インタフェース電源電圧Vddiが たとえば2.5Vのときには、リンク素子27aがたと が形成されず、一方、配線25jが形成され、MOSト 30 えばレーザ光線などのエネルギ線により溶断される。こ のMOSトランジスタ20gが電流供給素子(放電素 子)として機能する状態において、内部出力ノードEか らの内部信号 I NTの立上がり時間および立下がり時間 を等しくする。

> 【0089】インタフェース電源電圧Vddiがたとえ ば1.8Vのときには、リンク素子27bを溶断する。 この状態においては、MOSトランジスタ20pが電流 供給素子として機能し、一方MOSトランジスタ20q は第2の内部ノード21bから切離される。したがっ て、内部出力ノードEにおける充電速度が速くされかつ 放電速度が遅くされ、応じて内部信号INTの立上がり および立下がり時間も等しくする。

> 【0090】 リンク素子27aおよび27bは、この同 期型半導体記憶回路装置に含まれるメモリセルの不良セ ル救済工程における冗長セル置換え時のプログラム工程 と同一工程で行なう。すなわち、不良ビット置換のため のアドレスプログラム時において、リンク素子がたとえ ばレーザ光線により溶断される(プログラムされる)。 このプログラム工程と同一工程でリンク素子27aおよ

て選択的に溶断する。これにより、何ら工程数を増加さ せることなく、この同期型半導体記憶装置を、1個のリ ンク素子の溶断により作り分けることができる。

【0091】なお、たとえばこの同期型半導体記憶装置 内において基準電圧発生回路が設けられており、こ基準 電圧発生部からの基準電圧レベルを調整するトリミング 工程が存在する場合、同様に、リンク素子の選択的溶断 が行なわれる。したがって、このトリミング工程時にお いてリンク素子27aおよび27bの選択的溶断が行な われてもよい。

【0092】[変更例]図10は、この発明の実施の形 態3の変更例の構成を示す図である。この図10に示す 構成は、図9に示す構成とはリンク素子が配置される位 置が異なる。すなわち、電源ノードVddと第1の内部 ノード21aの間に、電流供給素子 (MOSトランジス タ)20cと並列に、その一方導通ノード (ソース) が リンク素子27cを介して電源ノードVddに接続さ れ、そのゲートが接地ノードVssに接続されかつその 他方導通ノード (ドレイン) が第1の内部ノード21a に接続されるpチャネルMOSトランジスタ20rが設 20 けられる。同様に、また第2の内部ノード21bと接地 ノードVssの間に、電流供給素子20 dと並列に、そ の一方導通ノード (ソース) がリンク素子27 dを介し て接地ノードVssに接続され、そのゲートが電源ノー ドVddに接続されかつその他方導通ノード(ドレイ ン) が第2の内部ノード21 bに接続される nチャネル MOSトランジスタ20fが設けられる。

【0093】この図10に示す配置においては、リンク 素子27cの溶断時、MOSトランジスタ20rが電源 ノードVddから切離される。MOSトランジスタ20 30 rが第1の内部ノード21aに対する寄生容量として作 用し、この第1の内部ノード21aにおける電圧レベル の安定化に寄与する。同様、nチャネルMOSトランジ スタ20sも、リンク素子27dの溶断時接地ノードか ら切離され、第2の内部ノード21bに対する安定化容 量として機能し、この第2の内部ノード212bの電圧 レベルを安定化する。

【0094】この図10に示す配置においても、インタ フェース電源電圧Vddがたとえば2.5Vのときに は、リンク素子27cが溶断されてMOSトランジスタ 20 rが電源ノードVddから切離され、一方、MOS トランジスタ20 sは電流供給素子として機能する。こ の状態で、内部出力ノードEの内部信号INTの立上が り時間および立下がり時間が等しくなるように設計が行 なわれる。インタフェース電源電圧Vddiがたとえば 1.8Vのときには、リンク素子27dが溶断され、M OSトランジスタ20sが接地ノードから切り離され、 一方MOSトランジスタ20rが電流供給素子として機 能する。これにより、インタフェース電源電圧Vddi の低下時における内部出力ノードEの立上がり/立下が 50 ことは、用いられるシステムが異なり、この出力ノード

りのずれを調整して、立上がり時間および立下がり時間 を等しくする。

【0095】以上のように、この発明の実施の形態3に 従えば、インタフェース電源電圧のレベルに応じて内部 出力ノードの電位をリンク素子の溶断/非溶断(プログ ラム) により行なっているため、容易にインタフェース 電源電圧レベルに応じて内部信号 INTの立上がり/立 下がり時間を調整することができ、インタフェース電源 電圧が低くなった場合においても立上がりおよび立下が 10 りのタイミングのずれがなく、正確に動作する装置を実 現することができる。また、タイミングのずれがなくな るため、内部信号確定のためのタイミングマージンを大 きくすることができ、安定に動作する同期型半導体記憶 装置を実現することができる。

【0096】[実施の形態4]図11は、この発明の実 施の形態4に従う同期型半導体記憶装置の出力回路部の 構成を示す図である。図4において、この出力回路4 は、メモリセルから読出されたデータ/RDを受けるイ ンバータ4aと、内部読出データ/RDおよび出力イネ ーブル信号/OEを受ける2入力NOR回路4bと、イ ンバータ4aの出力信号と出力イネーブル信号/OEを 受ける2入力NOR回路4cと、内部読出データ/RD と出力イネーブル信号/OEとプログラム電圧PVを受 ける3入力NOR回路40aと、インバータ4aの出力 信号と出力イネーブル信号/OEとプログラム電圧PV を受ける3入力NOR回路40bを含む。これらのNO R回路4b、4c、40aおよび40bは、内部電源電 圧Vddを一方動作電源電圧として動作する。

【0097】出力回路4は、さらに、電源ノードVdd Qiと出力ノードJの間に接続されかつそのゲートにN OR回路4bの出力信号を受けるnチャネルMOSトラ ンジスタ4 eと、電源ノードV d dQ i と出力ノードJ の間に接続されかつそのゲートにNOR回路40aの出 力信号を受けるnチャネルMOSトランジスタ40c と、出力ノードJと接地ノードVSSQの間に接続され かつそのゲートにNOR回路4cの出力信号を受けるn チャネルMOSトランジスタ4fと、出力ノードJと接 地ノードVSSQとの間に接続されかつそのゲートにN OR回路40bの出力信号を受けるnチャネルMOSト ランジスタ40dを含む。電圧VddQiは、外部のイ ンタフェース電源電圧Vddiと同じ電圧レベルであ る。この電源ノードVddQiおよびVSSQは、出力 回路の最終段専用に設けられており、データ出力時にお ける電源電圧VddQiおよびVSSQの変動を防止す る。MOSトランジスタ4e、4f、40cおよび40 dの基板領域へは、接地電圧VSSQが与えられる。 【0098】電源電圧VddQiは、先の実施の形態1 ないし3と同様、1.8Vまたは2.5Vの電位レベル である。インタフェース電源電圧の電位レベルが異なる

Jの出力負荷が異なることを意味する。その場合、内部 電源電圧Vddは、インタフェース電源電圧VddQi よりも高い電圧レベルであり、MOSトランジスタ4 e、4f、40cおよび40dは不飽和領域で動作す る。したがって、このインタフェース電源電圧VddQ iが2.5Vの場合には、出力ノードJへ、大きな充放 電電流が流れ、一方インタフェース電源電圧VddQi がたとえば1.8Vの場合には、このノードJ充放電電 流が小さくなる。

25

【0099】VDS<VGS-VTHのとき、  $Ids = \beta$  ((VGS-VTH) VDS+VDS<sup>2</sup> / 2) ·

の式参照。ここで、VDSはドレイン-ソース間電圧、 VTHは、MOSトランジスタのしきい値電圧、IDS はドレイン電流、VGSはゲートーソース間電圧をそれ ぞれ示す。

【0100】用いられるシステムが異なりかつそのイン タフェース電源電圧が異なる場合、この出力ノードJの 負荷が変更され、またこの出力ノードJの放電電流量も 異なる。したがって、たとえばこのシステムにおいてこ 20 の出力ノードにおいてリンギングが発生しない場合にお いて、他のシステムにおいては、リンギングが発生する 問題が生じ、また逆に、リンギングが発生しない場合、 信号の変化速度が遅くなるというような問題が生じる。 【0101】そこで、この図11に示すように、充電用 のMOSトランジスタ4eに並列にnチャネルMOSト ランジスタ40cを設け、また放電用のnチャネルMO Sトランジスタ4fに並列にMOSトランジスタ4dを 設け、これらのMOSトランジスタ40cおよび40d 電圧PVを、たとえばHレベルに設定した場合、NOR 回路40aおよび40bの出力信号はLレベルとなり、 MOSトランジスタ40cおよび40dは非導通状態に 固定される。この場合には、MOSトランジスタ4eお よび4fを用いて内部読出データ/RDおよび出力イネ ーブル信号/OEに従って出力ノードJの充放電が行な われる。この場合には、この出力回路4の電流駆動力は 小さくなる(ノードJの充放電速度は同じである)。

【0102】一方、プログラム電圧PVをLレベルに設 定した場合、NOR回路40aおよび40bが作動状態 40 となり、MOSトランジスタ40cが、MOSトランジ スタ4 eと同相で導通/非導通となり、またMOSトラ ンジスタ40dが、MOSトランジスタ4fと同相で導 通/非導通状態となる。したがって、この場合には、2 つのMOSトランジスタにより出力ノードJの充電また は放電が行なわれるため、この出力回路4の電流駆動力 が大きくされる。したがって、用いられるシステムに応 じて、このプログラム電圧PVをHレベルまたはLレベ ルに固定する。すなわち、インタフェース電源電圧Vd

の出力回路4の電流駆動力を大きくしてもリンギングが ない場合には、プログラム電圧PVがLレベルに設定さ れる。一方、このインタフェース電源電圧VddQiの 電圧レベルが低い場合においても、その出力負荷が小さ く、2つのMOSトランジスタを用いて充電または放電 を行なった場合には、リンギングが生じる場合には、プ ログラム電圧PVがHレベルに固定され、この出力回路 の電流駆動力が小さくされた装置が用いられる。また、 システム電源電圧VddQiの電圧レベルがたとえば

10 2.5 Vのときには、ドレイン電流が大きくなり2つの MOSトランジスタを同時に導通状態とする場合には、 リンギングが発生する場合には、プログラム電圧PVが Hレベルに設定された装置を用いる。逆に、2.5Vの インタフェース電源電圧が用いられる場合においても、 2つのMOSトランジスタを用いて充電または放電を行 なっても、この出力ノードJの負荷が大きく、リンギン グが発生しない場合には、プログラム電圧PVがLレベ ルに設定された装置が用いられる。

【0103】したがって、このプログラム電圧PVをH レベルまたはLレベルに設定された製品を、用いられる システムに応じて使い分ける。これにより、動作環境に 応じて安定に動作し、出力ノイズが生じず、また正確な タイミングで確定状態とされる信号を出力する出力回路 を実現することができる。

【0104】図12(A)および(B)は、プログラム 電圧PVを発生する部分の構成を概略的に示す図であ る。 図12 (A) において、プログラム電圧PVが、ボ ンディングパッド55の電圧レベルに従って生成され る。このボンディングパッド55は、ボンディングワイ を選択的に作動状態とする。すなわち、今、プログラム 30 ヤ50aにより接地電圧Vssに固定されるかまたはボ ンディングワイヤ56 bにより電源電圧Vddに固定さ れる。半導体集積回路装置のパッケージ実装時のボンデ ィング工程で、この出力回路の駆動力の大小が作り分け

> 【0105】図12(B)において、プログラム電圧P Vが信号線57から生成される。この信号線57は、マ スク配線58により接地ノードVssに接続されるか、 またはマスク配線59により電源ノードVddに接続さ れる。この場合には、プログラム電圧PVの設定は、プ ロセスの最終工程で、出力回路の駆動力の大小が設定さ ns.

【0106】なお、図12(A)において、ポンディン グパッド55には、接地電圧Vssまたは電源電圧Vd dが、ボンディングワイヤ50aまたは50bにより伝 達されている。しかしながら、このボンディングパッド 55には、電源電圧Vddまたは接地電圧Vssにポン ディングワイヤを介して接続されるときに1つの論理レ ベルのプログラム電圧PVが生成され、ボンディングパ ッド55がオープン状態のとき(ボンディングワイヤが dQiの電圧レベルが低く、ドレイン電流が小さく、こ 50 接続されないとき)、このプログラム電圧PVが他の論 理レベルの電圧レベルに設定される構成が用いられてもよい (たとえば高抵抗抵抗素子をボンディングパッド55に接続し、ボンディングワイヤの有無に応じてその抵抗素子の一端の電圧レベルを設定する)。

【0107】[変更例]図13は、この発明の実施の形態4の変更例の構成を示す図である。この図13に示す出力回路4においては、出力段最終段専用に与えられる電源電圧VddQと内部電源電圧Vddの電圧レベルは同じである。また、nチャネルMOSトランジスタ4eおよび40eにおけるしきい値電圧損失を補償するために、これらの出力ノードJを充電するためのnチャネルMOSトランジスタ4eおよび40cと並列にpチャネルMOSトランジスタ4gおよび40eが設けられる。MOSトランジスタ4gが一トへは、NOR回路4bの出力信号を受けるインバータ4dの出力信号が与えられる。MOSトランジスタ4eのゲートには、NOR回路40aの出力信号を受けるインバータ40cの出力信号が与えられる。他の構成は、図11に示す構成と同じである。

【0108】この図13に示す構成においては、MOS 20トランジスタ4eおよび4gが同相で導通/非導通状態となり、またMOSトランジスタ40cおよび40eが同相で導通/非導通状態となる。プログラム電圧PVをHレベルまたはLレベルに設定することにより、この出力回路4の電流駆動力を調整することができる。また、この出力ノードJの負荷に応じて電流駆動力の大きな装置および電流駆動力の小さな装置を使い分けることにより、リンギングを生じることなく安定かつ高速なデータの出力を行なうことが可能となる。

【0109】なお、この図13に示す構成においては、 nチャネルMOSトランジスタ40cとpチャネルMO Sトランジスタ40eが用いられている。一般に、pチ ャネルMOSトランジスタはnチャネルMOSトランジ スタに比べて電流駆動力が小さく、nチャネルMOSト ランジスタと同じ電流駆動力を実現する場合、そのpチ ャネルMOSトランジスタのサイズ (ゲート幅とゲート 長の比)はnチャネルMOSトランジスタのそれに比べ て大きくされる。nチャネルMOSトランジスタ40c およびpチャネルMOSトランジスタ40eをともに用 いることにより、pチャネルMOSトランジスタ40e の占有面積を低減することができ、出力回路4の面積増 加を抑制することができる。pチャネルMOSトランジ スタ4gおよび40eは、最終的に、nチャネルMOS トランジスタ4 e および40 cのしきい値電圧損失を補 償するために作られているだけであり、大きな電流駆動 力は特に必要とされないため、その面積は小さくするこ とができる。

【0110】また、放電用nチャネルMOSトランジス タ4fおよび40dが2つ並列に設けられており、これ に合わせてnチャネルMOSトランジスタ4eおよび4 Ocを設けておくことにより、放電用のnチャネルMOSトランジスタ4fおよび40dがともに導通状態とされるときのノードJの充電速度をその放電速度と容易に同じとすることができる。すなわち、2つの放電用nチャネルMOSトランジスタの放電速度と、nチャネルMOSトランジスタとpチャネルMOSトランジスタの1対の充電速度を同じとなるように設定すればよいわけであり、電流駆動力調整のためのトランジスタサイズに合わせて、追加のN/PMOSトランジスタ対のサイズを決定することができるためである。

28

【0111】以上のように、この発明の実施の形態4に 従えば、出力ノードの電流駆動力をボンディングパッド またはマスク配線より調整することができるようにした ため、用いられる動作環境に応じて最適な出力特性を有 する同期型半導体記憶装置を利用することができ、動作 環境に合わせて最適に動作する同期型半導体記憶装置を 用いることにより最適なメモリシステムを実現すること ができる。また、出力ノードのリンギングなどの発生を 抑制することができ、出力ノイズによる誤動作が生じる ことのない、安定な同期型半導体記憶装置を実現すこと ができる。

【0112】[他の適用例]上述の説明において、同期型半導体記憶装置を1つの例として説明している。しかしながら、インタフェースをとるためのインタフェース回路(入出力回路)を有し、インタフェース電源電圧が内部電源電圧レベルと異なる装置であれば、本発明は適用可能である。

【0113】また、同期型半導体記憶装置としては、クロック信号に同期して外部信号の取込みおよびデータの30入出力を行なう記憶装置であればよく、同期型スタティック・ランダム・アクセス・メモリおよび同期型ダイナミック・ランダム・アクセス・メモリいずれも本発明は適用可能である。

【0114】なお、上述の説明において、内部電源電圧 Vddがインタフェース電源電圧Vddiよりも電圧レ ベルが高い場合について説明している。しかしながら、 ダイナミック・ランダム・アクセス・メモリのように、 外部のインタフェース電圧の電圧レベルが内部電源電圧 よりも高く、記憶装置内部で降圧が行なわれる装置、す 40 なわち内部電源電圧Vddがインタフェース電源電圧V ddiよりも低い装置であっても本発明は適用可能であ る。内部降圧回路を用いる場合、出力回路において、た とえば図11においてNOR回路40aおよび4bがレ ベル変換機能を備え、内部電源電圧レベルを外部の電源 電圧レベルに変換する機能を備えていればよい。また、 図14に示すように、半導体集積回路装置としては、同 期型半導体記憶装置に限定されず、一般の論理演算処理 を行なう装置であってもよい。 すなわち、 図14におい て、半導体集積回路装置60は、電源電圧Vddを一方 50 動作電源電圧として動作し、所定の演算処理を行なう内

30

部回路62と、インタフェース電源電圧Vddiを一方動作電源電圧として動作し、装置外部との間でのインタフェースをとるためのインタフェース回路64と、このインタフェース回路64の内部ノードまたは出力ノードに対する電流駆動力をプログラマブルに調整するためのプログラマブル電流量調整回路66を含む。このインタフェース回路64に含まれる入力段および出力段それぞれに対し、先の実施の形態1から4に示されるような構成が、適宜動作環境に応じて適用されればよい。演算処理時において、内部信号に対するタイミングマージンを10大きくとる必要がなく、高速で論理演算処理を実行することができる。また、出力結果も安定かつ高速に出力することができる。また、出力結果も安定かつ高速に出力することができる。またインタフェース電源電圧のレベルは任意であり、また3種類以上であっても各電圧に応じて電流量を調整すればよく本発明は適用可能である。

#### [0115]

【発明の効果】以上のように、この発明に従えば、与えられた信号に所定の処理を行なって出力する信号処理回路のその出力ノード上の信号の電位変化速度プログラマブルに調整するように構成したため、動作環境に応じて、安定にかつ正確なタイミングで信号を出力することができる。

【0116】請求項2に係る発明に従えば、外部からの信号をバッファ処理する入力段からの電圧レベルを変換するレベル変換段の出力ノードの駆動電流量を調整するように構成したため、内部信号の立上がり時間(速度)および立下がり時間(速度)を等しくすることができ、信号確定タイミングを速くすることができ、高速動作が可能となる。特にこの電流量をバッファ入力段の電源電圧レベルに応じて調整することにより、システム電源電 30 圧のようなインタフェース電源電圧が複数種類用いられる場合においても、正確なタイミングで内部信号を生成することができる。

【0117】請求項3に係る発明に従えば、レベル変換 段最終段の絶縁ゲート型電界効果トランジスタを流れる 電流量をバッファ入力段の電源電圧の電圧レベルに応じ て調整しており、容易かつ正確に内部信号の立上がり/ 立下がり時間を等しくすることができ、インタフェース 電源電圧が異なる場合においても、正確なタイミングで 内部信号を生成することができる。

【0118】請求項4に係る発明に従えば、電流供給素子と並列に設けられ、プログラマブルに導通/非導通状態が決定されるプログラマブル素子を用いてレベル変換段の出力ノードの充放電電流量を設定しており、このプログラマブル素子の導通/非導通により、電流量を微小調整することができ、正確に内部信号の立上がり/立下がりに要する時間を等しくすることができる。

【0119】請求項5に係る発明に従えば、このプログ ッファ電源電圧レベルに応じて出力ノードの電位変化速 ラマブル素子を絶縁ゲート型電界効果トランジスタで構 度を調整することにより、正確なタイミングで出力信号 成し、そのゲート電位をパッドの電位で設定するように 50 を生成することができるとともに、出力ノイズの発生を

構成しているため、容易にプログラマブル素子の導通/ 非導通を設定することができる。

【0120】請求項6に係る発明に従えば、プログラマブル素子を、絶縁ゲート型電界効果トランジスタで構成し、そのゲートを信号入力ノードまたは電源/接地ノードの非導通状態となる電圧源に択一的に配線により接続するように構成しているため、容易にプログラマブル素子の導通/非導通を特別の製造工程を増加させることなく設定することができる。

【0121】請求項7に係る発明に従えば、プログラマブル素子を絶縁ゲート型電界効果トランジスタとリンク素子との直列体で構成し、このリンク素子の溶断/非溶断によりプログラマブル素子の導通/非導通をプログラムしているため、容易にかつ確実にこのプログラマブル素子の導通/非導通を設定することができる。

【0122】請求項8に係る発明に従えば、装置外部とのインタフェースをとるインタフェース段の動作電源電圧レベルに応じてこの信号処理回路の出力する信号の電位変化速度をプログラマブルに調整しているために、インタフェース電源電圧のレベルが変更されても正確なタイミングで信号を生成することができる。

【0123】請求項9に係る発明に従えば、この信号処理回路が装置外部からの信号をバッファ処理して内部信号を生成する入力回路であり、動作環境が変更されても、正確なタイミングで内部信号を生成することができ、内部回路動作タイミングマージンを大きくすることができ、また内部回路動作開始タイミングを速くすることができる。

【0124】請求項10に係る発明に従えば、信号処理回路は、絶縁ゲート型電界効果トランジスタで構成される内部信号に従って装置外部へ出力される出力信号を生成する出力段であり、この出力段の出力ノードの電流供給量を絶縁ゲート型電界効果トランジスタを選択的に導通/非導通状態としてこの出力ノードの電流量を調整することができ、リンギングを生じさせることなく、また正確に出力信号の立上がり/立下がり時間を等しくすることができる。

【0125】請求項11に係る発明に従えば、さらに、この異なる尊電型の絶縁ゲート型電界効果トランジスタ を並列に設けて選択的に導通/非導通状態とするように 構成しているため、内部電源電圧がインタフェース電源 電圧と同じ電圧レベルである場合においても、確実にインタフェース電源電圧レベルの出力信号を正確なタイミングで生成することができる。

【0126】請求項12に係る発明に従えば、信号処理 回路は、読出されたメモリセルデータを外部へ出力する 出力バッファであり、その出力ノード負荷または出力バ ッファ電源電圧レベルに応じて出力ノードの電位変化速 度を調整することにより、正確なタイミングで出力信号 を生成することができるとともに、出力ノイズの発生を 抑制することができる。

【0127】請求項13に係る発明に従えば、この半導体集積回路装置が同期型半導体記憶装置であり、内部信号のクロック信号に対するタイミングを正確に設定することができ、確実にクロック信号に対するタイミング関係を維持することができ、正確な動作を保証することができる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1に従う半導体集積回路装置の要部の構成を示す図である。

【図2】 図1に示す半導体集積回路装置の動作を示す信号波形図である。

【図3】 この発明の実施の形態2に従う半導体集積回 路装置の要部の構成を示す図である。

【図4】 図3に示す半導体集積回路装置の配線接続を示す図である。

【図5】 図3に示す半導体集積回路装置の配線接続を示す図である。

【図6】 この発明の実施の形態2に従う半導体集積回 路装置の変更例1の構成を示す図である。

【図7】 この発明の実施の形態2の半導体集積回路装置の変更例2の構成を示す図である。

【図8】 この発明の実施の形態2の半導体集積回路装置の変更例3の構成を示す図である。

【図9】 この発明の実施の形態3の半導体集積回路装置の要部の構成を示す図である。

【図10】 この発明の実施の形態3の半導体集積回路 装置の変更例の構成を示す図である。

【図11】 この発明の実施の形態4に従う半導体集積 回路装置の要部の構成を示す図である。

【図12】 図11に示すプログラム電圧の発生方法を示す図である。

【図13】 この発明の実施の形態4の変更例の構成を示す図である。

【図14】 この発明の半導体集積回路装置の他の構成

を概略的に示す図である。

【図15】 従来の半導体集積回路装置の全体の構成を 機略的に示す図である。

32

【図16】 図15に示す入力回路初段部の構成を示す 図である。

【図17】 図16に示す入力回路初段部の動作を示す 信号波形図である。

【図18】 図15に示す出力回路の最終段の構成を示す図である。

10 【図19】 図18に示す出力間の動作を示す信号波形 図である。

【図20】 図16に示す入力回路の動作の問題点を説明するための信号波形図である。

【図21】 図20に示す信号波形図の問題点をより具体的に示す図である。

【図22】 従来の入力回路が同期型装置である場合の 問題点を説明するための図である。


【図23】 従来の出力回路の問題点を説明するための 図である。


#### 20 【符号の説明】

2a 初段バッファ回路、2b インバータバッファ回路、2c レベル変換回路、20 電流量調整機能付バッファ回路、20a~20f MOSトランジスタ、21a 第1の内部ノード、21b 第2の内部ノード、22 ボンディングパッド、24 内部入力回路、20g,20h MOSトランジスタ、25a~25j マスク配線、20p,20q MOSトランジスタ、27a~27d リンク素子、4 出力回路、4a インバータ、4b,4c,40a,40b NOR回路、430 e,4f,40c,4d MOSトランジスタ、55ボンディングパッド、57 信号配線、4g,40e MOSトランジスタ、60半導体集積回路装置、62

内部回路、64 インタフェース回路、66 プログラ

- VOLONO I APPRACIA CINTRACE VICE VIEW





【図3】

マブル電流量調整回路。

